Circuitos sequenciais - flip flops

 Quando vimos eletrônica combinational, a saída atual de um circuito dependia apenas das entradas naquele momento, depois vimos as memórias, ou latches, que são capazes de armazenar uma informação enquanto os pinos de controle estiverem nessa configuração, esses latches, junto com os flip flops, caracterizam os circuitos sequenciais, que servem como memórias, mas diferente dos latches que .são usados para múltiplos bits, e são memórias assincronas, pois dependem apenas do nível lógico nas entradas, os flip flops são memórias sincronas, o valor da saída atual deles, depende do valor da saída anterior, e para essa saida ser modificada ele precisa de uma mudança de nível lógico.

Flip Flop tipo SR

Esse dispositivo é uma evolução do Latch SR, essa sigla SR significa set e reset, eles irão determinar qual será a saída, Q, do flip flop, e para garantir a sincronia existe um circuito detector de borda de subida, para que ele possa interpretar as oscilações do clock, veja abaixo o circuito interno desse sistema:

 

Nesse circuito U1 e U2 são o detector de borda que falei, as vezes podemos pensar que portas lógicas comutam instantaneamente com a  entrada, mas isso não é exatamente verdade, enquanto a comutação da saída é realmente muito rápida, existe um delay de alguns nano-segundos entre a entrada que chega na porta, e a atualização da sua saída, esse detector utiliza desse delay, um sinal entrando em uma porta E com ele mesmo barrado é 0, mas quando o sinal muda de 0 para 1 a porta inversora U1 leva um certo período de tempo com o seu valor antigo, até a atualização, nessa pequena janela de tempo as duas entradas da porta E, U2 estão em 1, a saída vai para 1, mas logo que a inversora faz a mudança U2 vai para 0 novamente então de U2 sai pequenos pulsos de 1 quando o sinal muda de baixo para alto, a tabela verdade desse flip flop é:

Nessa tabela vemos como o clock influencia no funcionamento, se o sinal de clock não variar, as  saidas permanecerão sempre as mesmas, ao colocar set em 1 a saída do flip flop comuta para nível alto no próximo pulso, a mesma coisa para reset, ao ser colocado em 1 ele envia a saída Q para 0 no pulso seguinte, e se Set e Reset estiverem em 1 ao mesmo tempo temos a condição proibida do flip flop, a saida dele ficará em alta impedância. Note que a saída a qual me refiro é Q, a outra Q barrada é um terminal secundário, da montagem do dispositivo.

 

Flip flop tipo JK

A existência da condição proibida no flip flop SR coloca certas limitações de quando não podemos garantir as entradas do dispositivo, exemplo algumas aplicações práticas que podemos não saber as condições de operação. então para evitar essa região foi desenvolvida essa nova classe, como uma evolução do flip flop SR, veja o circuito:

 

 Nessa montagem a condição proibida é substituida por uma região de comutação, em que a saida Q vai ficar oscilando entre 0 e 1.

Flip Flop tipo D

Esse último é uma adaptação do tipo JK, a diferença é que a entrada K é obtida invertendo-se a entrada J, assim eles funcionam como uma memória de 1 bit, a saida só é atualizada para o valor da entrada D quando ocorre um pulso de clock;

s

 

Sinais assíncronos

Além desses sinais básicos de funcionamento de cada tipo de flip flop, alguns ainda possuem dois terminais extras: de clear e preset, esses sinais enviam a saída Q para um valor, independentemente das outras entradas, clear envia a saída para 0 e preset envia a saída para 1.